RISC-V 之外的开放硬件运动：开源 CPU 正在走完最后一公里

在 RISC-V 上开放的是指令集，在它之外，还有一批更激进的尝试——把芯片设计从硬件描述语言到物理版图全部开源。本文梳理这条”完全开源硬件”链条的成熟度，以及对中国芯片产业的镜鉴意义。

一、开放硬件的四个层级

1. 指令集开放：RISC-V 的代表成就
2. RTL 设计开放：允许任何人下载 Verilog/SystemVerilog 代码自行流片
3. 物理版图开放：连 GDSII 工厂文件都释放
4. 测试与验证开放：把芯片测试固件和验证激励都拿出来共建

二、三个值得关注的项目

OpenTitan：谷歌主导的透明信任根芯片，从指令集到物理版图全公开，已被多家服务器厂商作为底层信任锚。CaliPhor：ETH Zurich 师生开源的一个 32 位微控制器 IP 核，被多家中国 MCU 厂商采用。Sky130 PDK：Google+SkyWater 推出的 130nm 工艺开发套件，让小团队也能”做出芯片”——只需要一笔几万元的流片费。

三、为什么”最后一公里”难走

代码可以开源，但工艺、封装、测试设备却全部集中在头部 IDM/OEM。”开放硬件”面对的不是技术难题，而是工厂排期、产能限制、互信机制。商业芯片厂商目前依然把 RTL 锁在内部。

四、对国内产业的镜鉴

1. 教育侧：可立刻用 OpenTitan、Sky130 进入本科课程
2. 中小团队：用开源 IP 做差异化定制，而非追求从 0 到 1
3. 大厂：开放非核心产品（如低功耗 MCU）的 RTL，换社区信任与生态影响力

RISC-V 教会我们”指令集可以不收钱”，下一代运动要证明的是”整颗芯片都能不收钱”。